



概述

BP85256D 是一款高性能、高集成度、低待机功耗的开关电源驱动芯片，适用于全电压 85~265VAC 输入的 Buck、Buck-Boost 变换器拓扑应用。

BP85256D 内部集成了 650V 高压 MOSFET、高压启动和自供电电路、电流采样电路、电压反馈电路以及续流二极管，采用先进的控制技术，无需外部 VCC 电容和环路补偿即可实现优异的恒压输出特性，减少外围器件数量，节省系统成本和体积，同时提高可靠性。

BP85256D 采用多模式控制技术，有效降低系统待机功耗，提高效率和改善动态性能，并减小系统工作在轻载时的音频噪声。

BP85256D 提供了丰富的保护功能，包括输出短路保护、输出过载保护、输出过压保护、反馈开路保护、逐周期限流、过温保护等，使系统更加安全可靠。

BP85256D 采用 SOP-7 封装。



SOP-7 封装

特点

- 集成 VCC 电容、续流二极管和反馈二极管
- 集成 650V 高压 MOSFET
- 集成高压启动和自供电电路
- 低待机功耗 50mW@230Vac
- 固定 12V 输出
- 优异的动态响应速度，输出电压纹波小
- 良好的负载调整率和线性调整率
- 降低音频噪声的降幅调制技术
- 自适应开关频率，最高 45kHz
- 改善 EMI 性能的频率调制技术
- 内置软启动功能
- 保护功能
 - 输出短路保护(SCP)
 - 输出过压保护(OVP)
 - 输出过载保护(OLP)
 - 反馈开路保护
 - 逐周期限流(Cycle-by-Cycle)
 - 迟滞过温保护(OTP)

应用领域

- 小家电辅助电源
- 电机驱动辅助电源
- IOT/智能家居/智能照明

典型应用




图 1. BP85256D 典型 Buck 应用电路



晶丰明源

Bright Power Semiconductor

BP85256D

超高集成度开关电源驱动芯片




图 2. BP85256D 典型 Buck-Boost 应用电路

定购信息

定购型号	封装	包装形式	打印
BP85256D	SOP-7	卷盘 4,000 只/盘	BP85256 XXXXXXYY ZZWWWD

管脚封装




图 3. SOP-7 管脚封装图

管脚描述

管脚号	管脚名称	描述
1	VOUT	输出电压端, 芯片内部反馈二极管阳极
2	GND	输出电压参考地, 内部续流二极管阳极
3	NC	无连接
4	DRAIN	芯片内部高压 MOSFET 漏极, 此引脚也向芯片内部提供自供电电流
5、6	IC-GND	芯片地, 内部 MOSFET 源极
8	FB	芯片电压采样端, 内部反馈二极管阴极, 外部无需连接

输出规格表(注 1)

型号	输出电压(V)	持续输出电流(mA)	峰值输出电流(mA)
BP85256D	12	300	350

注 1： 持续输出电流在半封闭 75°C 环境下测试 (Buck/Buck-Boost)，持续工作时间大于 2 小时。

峰值输出电流在半封闭 75°C 环境下测试 (Buck/Buck-Boost)，持续工作时间大于 1 分钟。

极限参数(注 2) (无特别说明情况下, $T_A=25^\circ\text{C}$)

符号	参数	参数范围	单位
V_{DRAIN}	内部高压 MOSFET 漏极到源极电压	-0.3~650	V
V_{FB}	FB 引脚电压 (以 IC-GND 引脚为参考)	-0.3~30	V
V_{GND}	GND 到 IC-GND 引脚电压	-650~ 0.3	V
V_{OUT}	V_{OUT} 引脚电压 (以 IC-GND 引脚为参考)	-650~ 30	V
P_{DMAX}	功耗(注 3)	0.97	W
θ_{JA}	结到环境的热阻(注 4)	129	$^\circ\text{C}/\text{W}$
θ_{JC}	结到芯片表面的热阻(注 4)	70	$^\circ\text{C}/\text{W}$
T_{J}	工作结温范围	-40 to 150	$^\circ\text{C}$
T_{STG}	储存温度范围	-55 to 150	$^\circ\text{C}$
ESD	人体模型 ESD(注 5)	3.5	kV

注 2： 极限参数是指超出该工作范围，芯片有可能损坏。除非特殊说明，电压值均参考 IC-GND。电气参数定义了器件在工作范围内并且在保证特定性能指标的测试条件下的直流和交流电参数规范。对于未给定上下限值的参数，该规范不予保证其精度，但其典型值合理反映了器件性能。

注 3： 温度升高最大功耗一定会减小，这也是由 T_{JMAX} , θ_{JA} 和环境温度 T_A 所决定的。最大允许功耗为 $P_{\text{DMAX}} = (T_{\text{JMAX}} - T_A) / \theta_{\text{JA}}$ 或是极限范围给出的数字中比较低的那个值。

注 4： 1 平方英寸双层 PCB 板，按照 JEDEC 标准测试。

注 5： 按照 JEDEC 标准测试, 100pF 电容通过 1.5KΩ 电阻放电。



电气参数(注 6) (无特别说明情况下, $T_A=25^\circ\text{C}$)

符号	参数描述	条件	最小值	典型值	最大值	单位
自供电						
V_{DS_SUP}	最小漏极启动电压		40			V
I_{CC}	芯片工作电流	$V_{DRAIN}=40\text{V}$	100			μA
I_Q	芯片静态电流	$V_{DRAIN}=11\text{V}$	80	110		μA
输出电压反馈						
V_{FB}	FB 引脚调制电压		12.15	12.45	12.75	V
V_{FB_OLP}	FB 引脚过载保护电压		6.4			V
t_{OLP}	输出过载屏蔽时间		1024			cycles
V_{FB_SC}	FB 引脚短路保护电压		2.3			V
t_{SC}	输出短路屏蔽时间		256			cycles
V_{FB_OVP}	FB 引脚过压保护电压		15.5			V
t_{AR_OFF}	自动重启停止时间		0.5			s
振荡器						
f_{S_MAX}	最大开关频率		40	45	50	kHz
f_{S_MIN}	最小开关频率			0.5		kHz
t_{ON_MAX}	最大开通时间		8			us
电流采样						
I_{LIMIT_MAX}	最大电流限值		540	600	660	mA
I_{LIMIT_MIN}	最小电流限值			180		mA
t_{LEB}	前沿消隐时间			240		ns
功率管						
R_{DS_ON}	功率管导通阻抗	$I_{DS}=50\text{mA}$		11	15	Ω
I_{DSS1}	功率管关断漏电流	$V_{DS}=500\text{V}$		10		μA
I_{DSS2}	Drain 引脚关断漏电流	$V_{DS}=650\text{V}, V_{FB}=19.5\text{V}$		110		μA
BV_{DSS}	功率管的击穿电压		650			V
续流二极管						
V_{RRM1}	二极管反向击穿电压	$I_R=5\mu\text{A}$	650			V
V_{F1}	二极管正向导通压降	$I_F=500\text{mA}$		1.2	1.8	V
I_{FAV1}	最大平均正向导通电流		500			mA
T_{RR1}	反向恢复时间	$I_F=300\text{mA}, I_R=1.0\text{A}, I_{RR}=150\text{mA}$			35	ns
反馈二极管						
V_{RRM2}	二极管反向击穿电压	$I_R=5\mu\text{A}$	650			V
V_{F2}	二极管正向导通压降	$I_F=2\text{mA}$		0.58	0.65	V



符号	参数描述	条件	最小值	典型值	最大值	单位
I_{FAV2}	最大平均正向导通电流		500			mA
T_{RR2}	反向恢复时间	$I_F=300mA, I_R=0.6A,$ $I_{RR}=150mA$			35	ns
过热保护						
T_{OTP}	过温保护阈值			145		°C
T_{HYST}	过温保护迟滞			40		°C

注 6：规格书的最小、最大规范范围由测试保证，典型值由设计、测试或统计分析保证。除非特殊说明，电压值均参考 IC-GND。

BPS Confidential

内部结构框图




图 4. BP85256D 内部框图

功能描述

BP85256D 是一款高压输入具有 12V 恒压输出特性的驱动芯片，采用多模式控制和环路补偿技术，无需外部补偿电路。芯片无需外部 VCC 电容，内部集成 650V 功率开关、续流二极管、高压自供电电路、电流采样电路、电压反馈电路，以及丰富的保护功能，只需要少量的外围器件就可达到优异的恒压输出特性。开关频率根据电感和负载自适应调整，使电源设计更加灵活。同时，具有较低的待机功耗、良好的输出电压调整率、较低的输出电压纹波和低音频噪声使得 BP85256D 特别适合于非隔离辅助电源应用。(注 7: 以下描述到的参数均为电气参数列表中的典型值，除非特别说明是最大或最小值)

高压启动供电

BP85256D 集成了高压启动与自供电电路，无需外部 VCC 电容。系统上电后，母线电压上升，内部高压启动电路通过 DRAIN 端对内部 VCC 电容充电。当内置 VCC 电容电压达到芯片启动阈值 11V 时，芯片内部控制电路开始工作。当 VCC 电容电压降低到欠压保护阈值 5V 时，芯片关断内部 MOSFET。芯片正常工作时，在 MOSFET 关断期间，自供电电路通过 DRAIN 端对内置 VCC 电容供电。




图 5. 高压启动与 VCC 欠压保护时序

软启动

BP85256D 具有软启动功能，在软启动过程中，MOSFET 峰值电流(限流点)逐渐增加。由于启动时输出电压一般较低，MOSFET 关断期间输出电压对电感的去磁较少，电感电流进入深度连续模式(CCM)，使得续流二极管的反向恢复电流较大。续流二极管反向恢复电流会通过 MOSFET 并产生损耗，过大的电流尖峰还可能会导致 MOSFET 损坏。软启动

电路通过控制启动过程中 MOSFET 峰值电流逐渐增加，可以有效降低二极管的反向恢复电流，从而降低 MOSFET 电流应力。由保护电路触发产生的重启动也会经历一次软启动过程，以避免输出电压过冲。软启动过程如图 6 所示，起始限流值为 50%最大限流值，32 个开关周期(T_s)后增加到 75%最大限流值，再持续 32 个开关周期后结束软启动，限流值变为最大值。




图 6. 软启动过程

输出电压采样

BP85256D 通过 VOUT 引脚采样输出电压，经过内置反馈二极管到达 FB 引脚，FB 电压经内部电阻分压后与内部基准电压进行运算实现恒压控制。输出电压采样仅在续流状态 3us 时进行，电感设计时建议保证续流时间大于 7us，以防止无法正确采样输出电压导致工作异常。




图 7. 输出电压采样示意图

多模式控制

BP85256D 采用 PWM/PFM 多模式控制技术，能有效降低系统待机功耗，提高平均效率，并减小系统工作在轻载时的噪声。如图 8 所示，重载条件下，芯片工作在 PFM 模式，MOSFET 限流点(电感峰值电流)保持最大值 I_{LIMIT_MAX} 不变，开关频率随负载增加而升高，最高为 f_{S_MAX} (45kHz)。随着负载减小，开关频率降低，达到 22kHz 后芯片进入 PWM 工作模式。PWM 模式下开关频率保持 22kHz 不变，MOSFET 限流点随负载减小而降低，直到最低限流点 I_{LIMIT_MIN} 。轻载条件下再次进入 PFM 模式，MOSFET 限流点保持 I_{LIMIT_MIN} 不变，开关频率随负载减小继续降低，开关频率降低到最小值 f_{S_MIN} (0.5kHz)。轻载和空载条件下，较小的电感峰值电流在磁芯中产生的磁通密度也相应减小，因此能抑制音频噪声。




图 8. 控制模式

电流检测

BP85256D 内部集成电流采样电路，无需外置电流采样电阻，对 MOSFET 电流逐周期限制。当一个开关周期开始时，控制电路开通 MOSFET，漏极电流上升，当电流上升达到内部限制值时，控制电路关断 MOSFET，直到下一个开关周期开始。内置前沿消隐(Leading Edge Blanking)时间， t_{LEB} 可以避免由于外部电路的容性或二极管的反向恢复导致 MOSFET 在开通瞬间出现的电流尖峰误触发 MOSFET 关断。

自动重启

当外部故障（输出短路、过压、过载）触发相应的保护，控制电路关断 MOSFET，系统停止工作。BP85256D 内部的自动重启电路等待 t_{AR_OFF} (0.5s) 时间后重新启动系统，如果启动后故障没有消除，则重新触发相应的保护。每次重启都会经历软启动过程。

短路保护/过载保护(SCP/OLP)

BP85256D 内部控制电路通过 FB 引脚检测输出短路或过载故障。如图 9 所示，当 FB 电压低于 V_{FB_SC} (2.3V) 且保持 256 个开关周期，则触发短路保护(SCP)并进入自动重启程序。

将 FB 引脚短路到 IC-GND 或 VOUT 引脚悬空也可以触发该保护。如果芯片检测到 FB 电压低于 V_{FB_OLP} (6.4V) 且持续 1024 个开关周期，则触发过载保护(OLP)并进入自动重启程序。




图 9. 短路保护、过载保护工作模式

输出过压保护 (OVP)

BP85256D 内部控制电路通过 FB 引脚检测输出过压故障。当 FB 电压连续 3 个开关周期高于 V_{FB_OVP} (15.5V)时，触发输出过压保护，芯片进入自动重启程序。

过温保护 (OTP)

BP85256D 内置过温保护电路。当结温达到过温保护阈值 $T_{OTP}(145^{\circ}C)$ 时，芯片会停止工作，MOSFET 关断，直到结温下降到 $T_{OTP}-T_{HYST}$ 时，芯片重新启动。 $T_{HYST}(40^{\circ}C)$ 为温度迟滞，有利于把系统整体温度控制在较低水平。

应用指南

输出电感计算 (Buck 拓扑)

BP85256D 可工作于 CCM 和 DCM 工作模式，取决于额定输出电流和输出电感感量。当 Buck 变换器输出电流 $I_{OUT} > 0.5 * I_{LIMIT_MAX}$ 时，电感需要工作于 CCM 才能满足负载电流要求；当 $I_{OUT} < 0.5 * I_{LIMIT_MAX}$ 时，DCM 和 CCM 都可以满足输出负载电流要求，工作模式取决于电感的感量大小。电感感量越大，带载能力越强，因为需要更多圈数，体积也会更大，成本相对高，动态响应较慢，CCM 下开关损耗大。小感量电感可以减小尺寸、降低价格以及改善系统动态响应，CCM 下开关损耗小，但同时会增大电感的峰值电流和输出

纹波电压，峰值带载能力也较小。通常，在满足最大输出电流的前提下，尽量选取小电感量。实际选择电感时，通常根据输入输出规格，计算出能满足输出电流的最小电感值，然后从电感供应商的选型手册中选取大一档的标准值电感。因此， $I_{OUT} > 0.5 * I_{LIMIT_MAX}$ 时按照 CCM 计算电感量， $I_{OUT} < 0.5 * I_{LIMIT_MAX}$ 时按照 DCM 计算电感量。

CCM 模式下，如图 10 所示，根据输入输出电压、系统开关频率、满载输出电流以及芯片最大限流值计算最小电感值：

$$L_{MIN} = \frac{(V_{OUT} + V_{Diode}) * (V_{IN} - V_{DS} - V_{OUT})}{(V_{IN} - V_{DS} + V_{Diode}) * f_s * \Delta I_L}$$

其中， V_{IN} 输入直流母线电压

V_{OUT} 输出电压

I_{OUT} 输出电流

V_{Diode} 续流二极管压降

V_{DS} 开关管 t_{ON} 时间内平均压降

f_s 开关频率

t_{ON} 开关管开通时间

t_{OFF} 开关管关断时间

I_{LIMIT_MAX} 芯片最大限流值

$$\Delta I_L = 2 * (I_{LIMIT_MAX} - I_{OUT})$$

$$V_{DS} = I_{OUT} * R_{ds(ON)}$$




图 10. CCM 模式下的电感电流

电感电流有效值为：

$$I_{RMS} = \sqrt{I_{LIMIT_MAX}^2 - I_{LIMIT_MAX} * \Delta I_L + \frac{\Delta I_L^2}{3}}$$

DCM 模式下(如图 11 所示), 根据输入/输出电压、系统开关频率、满载输出电流以及芯片最大限流值计算最小电感值:

$$L_{MIN} = \frac{2 * I_{OUT} * (V_{OUT} + V_{Diode}) * (V_{IN} - V_{DS} - V_{OUT})}{(V_{IN} - V_{DS} + V_{Diode}) * f_s * I_{LIMIT_MAX}^2}$$

其中,

$$V_{DS} = \frac{1}{2} * I_{LIMIT_MAX} * R_{ds(ON)}$$

电感电流有效值为:

$$I_{RMS} = I_{LIMIT_MAX} * \sqrt{\frac{t_{ON} + t_{OFF}}{3} * f_s}$$




图 11. DCM 模式下的电感电流

一般来说, V_{IN} 是一个范围, 通常选择最大输入直流母线电压代入计算公式, 或者也可以分别计算最高和最低母线电压对应的电感量, 最后取两者中较大者。上述两个电感表达式计算出来的都是输出额定电流所需的最小电感量, 设计中需要考虑实际电感的精度, 通常取计算值的 1.1 倍以保证批量生产时能满足最低电感量的要求。表达式中 I_{LIMIT_MAX} 应该取芯片最大限流值的下限。

为了降低待机功耗, 减小输出端需要的假负载, BP85256D 通过多模式控制降低了空载下的限流点和开关频率。为了使空载时电感电流可控, 电感量需要足够大以至于在 MOSFET 最小导通时间内电流峰值不超过芯片最低限流值。即

$$L \geq \frac{t_{LEB} * (V_{IN_MAX} - V_{OUT})}{I_{LIMIT_MIN}}$$

其中, t_{LEB} 为前沿消隐时间, I_{LIMIT_MIN} 为芯片的最低限流值。如图 12 所示, 电感量小于临界值会导致 t_{LEB} 时刻电感峰值电流大于芯片控制的限流点, 平均输出电流过大, 需要较大的假负载给电感电流提供通路, 从而稳定输出电压。




图 12. 空载下的电感电流

此外, 所选择的电感需要保证芯片工作在最低限流点时的续流时间大于 7us, 以保证芯片可以正常反馈采样, 即

$$L \geq \frac{V_{OUT} * 7\mu s}{I_{LIMIT_MIN}}$$

因此, 通常最终的电感值需要同时满足以上三个条件。待机要求不高的应用只需要满足额定输出电流的最小电感即可。确定电感值后需要确认电感的有效值电流是否满足上述计算值, 同时还需要保证电感磁芯在芯片最大限流值 I_{LIMIT_MAX} 不饱和, 供应商的选型手册中一般会给出电感的有效值电流和饱和电流。

输入电容的选择

输入滤波电容对工频电压纹波、传导 EMI、以及电源抵抗 Surge 的能力都起到关键的作用。电容量的选择要保证直流母线电压不能过低(通常不要低于 70V), 因此电容量取决于输出功率和电源效率。全电压 85~265VAC 输入时, 如果使用全波整流, 一般取 $\geq 3\mu F/W$; 对于半波整流, 电容量一般取 $\geq 6\mu F/W$ 。单高压 176~265VAC 输入时, 在满足 EMI 和 Surge 的前提下容量可以减半。

输出电容的选择

输出电容的作用是滤除电感电流中的交流成分, 提供稳定的直流电压给负载, 一般根据输出电压纹波要求来选取合适的电容。当输出电流恒定时, 输出纹波主要由输出电容的 ESR 以及容量决定。

$$\Delta V_{OUT} = \Delta V_{ESR} + \Delta V_C$$

CCM 模式下，由容性产生的纹波电压为：

$$\Delta V_C = \frac{\Delta I_L}{8 * C_{OUT} * f_S}$$

DCM 模式下，由容性产生的纹波电压为：

$$\Delta V_C = \frac{I_{OUT} * (I_{LIMIT_MAX} - I_{OUT})^2}{C_{OUT} * f_S * I_{LIMIT_MAX}^2}$$

实际应用中，为了得到较小的 ESR，电容量相对比较大，由容量产生的输出电压纹波很小，几乎可以忽略，因此电压纹波主要由电容的 ESR 产生：

$$\Delta V_{ESR} = \Delta I_L * ESR \quad (\text{CCM})$$

$$\Delta V_{ESR} = I_{LIMIT_MAX} * ESR \quad (\text{DCM})$$

假负载计算

为了维持较好的动态响应，芯片的最低开关频率设置为 1.2kHz。当输出空载时，需要一个假负载为电感电流提供回路，从而稳定输出电压，电感的平均电流即为假负载的电流。

$$I_{AVG} = \frac{1}{2} * I_L * (T_{ON} + T_{OFF}) * f_{S_MIN}$$

其中， I_L 为空载时电感峰值电流：

$$I_L = \frac{V_{IN_MAX}}{L} * t_{Delay} + I_{LIMIT_MIN}$$

I_{LIMIT_MIN} 为芯片的最低限流值， f_{S_MIN} 为芯片最低频率， T_{ON} 、 T_{OFF} 分别为空载时 MOSFET 开通和关断时间：

$$T_{ON} = \frac{L * I_L}{V_{IN_MAX}}$$

$$T_{OFF} = \frac{L * I_L}{V_{OUT} + V_{Diode}}$$

$$R_L = \frac{V_{OUT}}{I_{AVG}}$$

以上计算未考虑芯片自供电电流通过假负载，实际需要的假负载电流稍大，一般为 1~3mA 左右。

Buck-Boost 应用设计

BP85256D 也可以应用于 Buck-Boost 拓扑中，实现负电压输出，应用电路如图 2 所示，芯片的基本功能与 Buck 拓扑类似。由于电感只在 MOSFET 关断期间对输出端提供能量，相同的输出功率需要较大感量的电感。

CCM 模式下，通过以下表达式计算最小电感值：

$$L_{MIN} = \frac{0.5 * V_{OUT}' * V_{IN}^{2/3} * \frac{1}{f_S}}{(V_{IN}' + V_{OUT}') * [V_{IN}' * I_{LIMIT_MAX} - (V_{IN}' + V_{OUT}') * I_{OUT}]}$$

其中

$$V_{IN}' = V_{IN} - V_{DS}$$

$$V_{OUT}' = V_{OUT} + V_{Diode}$$

$$V_{DS} = \frac{V_{IN}' + V_{OUT}'}{V_{IN}'} * I_{OUT} * R_{ds(ON)}$$

V_{IN} 输入直流母线电压

V_{OUT} 输出电压

I_{OUT} 输出电流

V_{Diode} 续流二极管压降

V_{DS} 开关管 t_{ON} 时间内平均压降

I_{LIMIT_MAX} 芯片最大限流值

电感电流有效值为：

$$I_{RMS} = \sqrt{I_{LIMIT_MAX}^2 - I_{LIMIT_MAX} * \Delta I_L + \frac{\Delta I_L^2}{3}}$$

其中

$$\Delta I_L = 2 * (I_{LIMIT_MAX} - \frac{I_{OUT}}{V_{IN}'} * (V_{IN}' + V_{OUT}'))$$

DCM 模式下，通过以下表达式计算最小电感值：

$$L_{MIN} = \frac{2 * (V_{OUT} + V_{Diode}) * I_{OUT}}{I_{LIMIT_MAX}^2 * f_S}$$

电感电流有效值为：

$$I_{RMS} = I_{LIMIT_MAX} * \sqrt{\frac{t_{ON} + t_{OFF}}{3} * f_S}$$

空载条件对最小感量的限制与 Buck 拓扑基本一致。

由于电感只在 MOSFET 关断期间对输出端提供能量，因此输出滤波电容纹波电流比 Buck 拓扑大，电压纹波主要由电容的 ESR 产生：

$$\Delta V_{ESR} = I_{LIMIT_MAX} * ESR \quad (\text{适用于 DCM/CCM})$$

PCB Layout 指南

在设计 BP85256D 应用 PCB 时，需要遵循以下建议：

- 1) VOUT 和 FB 应避免铺铜，且远离母线电压、母线地和输出电感等高压或电压动点，以避免干扰。
- 2) IC-GND 能起到散热作用，可以在 PCB 上铺铜散热，但是 IC-GND 为电压动点（相对母线地），在满足散热的条件下铺铜面积应尽量小以减少噪声辐射。同时 IC-远离交流输入端，以避免容性耦合产生 EMI 问题。
- 3) DRAIN 内部 MOSFET 的漏极，接输入直流母线，为电压静点，可以铺铜散热。同时建议 DRAIN 与 FB、IC-

GND 的走线距离大于 2mm。

- 4) 尽量减小功率环路面积以避免 EMI 干扰并提高系统可靠性。以 BUCK 为例，建议缩小输入电容、内置 MOSFET、电感、输出电容组成的励磁回路，以及电感、输出电容、续流二极管组成的续流回路面积。反馈回路面积与走线长度也应减小以提高可靠性。
- 5) 输出电感容易产生噪声，建议远离芯片 FB 和 VOUT，同时远离交流输入端以避免 EMI 问题。
- 6) 建议功率回路的走线宽而短，以提高系统可靠性。例如母线到 GND 引脚的走线，GND 到输出电容的走线等。
- 7) 反馈回路面积与走线长度也应尽量减小以提高可靠性。
- 8) 如果由于客观因素(例如 PCB 板形状等)导致 Layout 无法充分满足第 6)、7) 条建议时，可以在 VOUT 和 GND 之间，靠近引脚位置放置 100nF(104)贴片电容来提高系统可靠性。

设计实例

图 15 所示为基于 BP85256D 设计的一个全电压输入，12V/300mA 输出的电源实例，采用 BUCK 拓扑。

输入端包含 RZ1, MOV, CX, D1, D2, EC1, EC2, L1。其中 RZ1 为保险丝电阻，起到保险丝的作用，同时限制流过 D1,D2 的浪涌电流。MOV 是压敏电阻，在雷击瞬间保护后级电路。CX 是 X 电容。D1, D2 是整流二极管，两颗二极管串联的目的是提高耐压。L1, EC1, EC2 组

成π型滤波器。输出电感 L2 是 1mH (10*14mm) 的工字电感，输出电容 EC3 是 220μF/16V 的电解电容。R3 为假负载，用于稳定空载输出电压。

功率 MOSFET、续流二极管以及控制电路所包含的采样二极管、采样电阻等全部集成在 BP85256D 中。

PCB layout 如图 16 所示，是根据 PCB layout 指南设计的单面板。




图 15. BP85256D 设计实例, 电路图





图 16. BP85256D 设计实例, PCB Layout (单面板)



封装信息

SOP-7 封装外形尺寸



SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	1.30	—	1.80
A1	0.04	—	0.25
A2	1.25	—	1.65
b	0.33	—	0.51
c	0.17	—	0.25
D	4.70	4.90	5.10
E	5.80	6.00	6.20
E1	3.70	3.90	4.10
e	1.27BSC		
L	0.40	—	1.00

版本信息

版本	日期	记录
Rev. 1.0	07/2022	首次发行
Rev. 1.1	09/2022	更新 PCB Layout 指南中的描述

BPS Confidential

免责声明

晶丰明源尽力确保本产品规格书内容的准确和可靠，但是保留在没有通知的情况下，修改规格书内容的权利。

本产品规格书未包含任何针对晶丰明源或第三方所有的知识产权的授权。针对本产品规格书所记载的信息，晶丰明源不做任何明示或暗示的保证，包括但不限于对规格书内容的准确性、商业上的适销性、特定目的的适用性或者不侵犯晶丰明源或任何第三人知识产权做任何明示或暗示保证，晶丰明源也不就因本规格书本身及其使用有关的偶然或必然损失承担责任。

BPS Confidential